211service.com
Hoe driedimensionale transistoren van laboratorium naar Fab . gingen
Intel's nieuwe driedimensionale transistorontwerp, begin deze week aangekondigd, is het hoogtepunt van meer dan tien jaar onderzoeks- en ontwikkelingswerk dat in 1999 begon in een laboratorium aan de University of California, Berkeley.
In het nieuwe ontwerp van Intel wordt het siliciumkanaal als een vin verhoogd, zodat de poort er van drie kanten contact mee maakt. (Grote afbeelding volgende pagina .)
De 22-nanometer-transistors, waarvan Intel zegt dat ze de chips 37 procent sneller zullen maken en de helft minder energie verbruiken, zullen worden gebruikt voor elk element op de 22-nanometer-chips van het bedrijf, inclusief zowel de logische als de geheugencircuits. Processoren die gebruikmaken van de tri-gate-transistors zijn gedemonstreerd in werkende systemen en het bedrijf zal in de tweede helft van dit jaar beginnen met de volumeproductie. Het is onduidelijk hoe apparaatfabrikanten zullen profiteren van de chips, maar ze zullen waarschijnlijk een verbeterde levensduur van de batterij en meer verfijning voor draagbare apparaten mogelijk maken, evenals een snellere verwerking voor desktops en servers.
Intel koos voor het nieuwe ontwerp omdat bestaande ontwerpen tegen een prestatieversperring aanlopen. Conventionele transistors bestaan uit een metalen structuur die een poort wordt genoemd en die bovenop een plat kanaal van silicium is gemonteerd. De poort regelt de stroom van stroom door het kanaal van een bronelektrode naar een afvoerelektrode. Met elke generatie chips is het kanaal kleiner en kleiner geworden, waardoor bedrijven als Intel snellere chips kunnen maken door meer transistors in te pakken. Maar het is voor de poort moeilijker geworden om de stroom volledig af te sluiten. Lekkende transistors die niet volledig worden uitgeschakeld, verspillen stroom.
De tri-gate-transistors gebruiken rechthoekige siliciumkanalen die uit het oppervlak van de chip steken, waardoor de poort aan drie zijden contact kan maken met het kanaal, in plaats van slechts één. Dit meer intieme contact betekent dat de poort de transistor bijna volledig kan uitschakelen, zelfs op de schaal van 22 nanometer, wat verantwoordelijk is voor de energie-efficiëntiewinst in de nieuwe chips van Intel. Het is ook mogelijk om tri-gate-transistors te maken met meer dan één siliciumkanaal dat op elke poort is aangesloten om de hoeveelheid stroom die door elke transistor kan stromen te vergroten, waardoor hogere prestaties mogelijk zijn.
Multimedia
Wet van Moore: de geschiedenis van transistors in beelden.
Briefing: Microprocessors
Een tijdlijn van de ontwikkeling van microprocessoren.
Intel heeft dit transistorontwerp niet uitgevonden, maar het bedrijf is de eerste die het in productie krijgt. Als het bedrijf bij de overgang van 32- naar 22-nanometertransistors bij planaire transistors was gebleven, zouden de chips 20 tot 30 procent winst in efficiëntie en prestaties hebben aangetoond, zegt industrieanalist Linley Gwennap . Er was gespeculeerd dat het bedrijf het nieuwe transistorontwerp zou gebruiken voor geheugenelementen en niet voor logica, en dus de planaire transistors niet volledig zou elimineren. Door de tri-gate-technologie te gebruiken voor zowel geheugen als logica, zegt Gwennap, is Intel echt op weg naar de hekken en ziet een grote prestatieverbetering, wat een enorm voordeel zou kunnen zijn ten opzichte van zijn concurrenten.
Naar boven bewegen: In een conventionele transistor (links) regelt een aan de bovenkant gemonteerde poort de stroom van elektrische stroom door een plat siliciumkanaal eronder. In het nieuwe ontwerp van Intel (rechts) wordt het siliciumkanaal als een vin verhoogd, zodat de poort er van drie kanten contact mee maakt. Dit zorgt voor meer controle over de stroom door het kanaal en vermindert stroomlekkage.
Deze driedimensionale transistors werden voor het eerst bedacht en gebouwd door drie onderzoekers van de University of California, Berkeley, in de late jaren 1990, in antwoord op een oproep van de United States Defense Advanced Research Projects Agency voor ontwerpen waarmee transistors onder de 25 zouden kunnen schalen. nanometer, een orde van grootte kleiner dan die op dat moment in productie waren. Chenming Hu schreef de technische specificaties voor de nieuwe transistor tijdens een vliegtuigreis naar Japan in 1996. Een Berkeley-groep bestaande uit Hu, Jeffrey Bokor , en Tsu-Jae King Liu maakten voor het eerst deze transistors, die ze FinFET's noemden, in 1999.
Het was meteen een schot in de roos, zegt Hu. De universiteit koos ervoor om het intellectuele eigendom vrij te geven in het publieke domein in plaats van het te patenteren; terwijl de Berkeley-onderzoekers de ontwerpen bleven verfijnen, presenteerde Hu het werk bij verschillende bedrijven, waaronder Intel. In 2002 waren de FinFET en een tweede Berkeley-ontwerp, bekend als silicium op isolator, de apparaten die de voorkeur hadden van de International Technology Roadmap van halfgeleiders als de technologieën die waarschijnlijk in de komende 15 jaar aan de behoeften van de industrie zullen voldoen. Maar bij Intel liep FinFET in ieder geval voor op het tweede ontwerp, dat gebaseerd is op het toevoegen van een zeer dunne laag silicium aan een transistor. Tot zo'n twee jaar geleden waren de bedrijven die siliciumwafels maken niet in staat om de actieve laag dun genoeg te maken. Frans bedrijf Soitec kan nu de benodigde wafers maken voor dit alternatieve ontwerp, en Hu zegt dat de concurrenten van Intel het op een gegeven moment kunnen overnemen.
Het duurde ongeveer tien jaar om het veelbelovende driedimensionale apparaatontwerp uit het laboratorium en in productie te krijgen. Intel heeft niet veel details bekendgemaakt over welke fantastische upgrades nodig zijn om de nieuwe transistors te maken, maar gebaseerd op het feit dat er blijkbaar geen nieuwe materialen of machines nodig zijn - en de marginale stijging van de productiekosten van 2 tot 3 procent beloofd door het bedrijf - de veranderingen lijken klein te zijn. Het bedrijf heeft gezegd dat het maken van de driedimensionale kanalen slechts een extra etsstap inhoudt.
Hu zegt dat de Berkeley-onderzoekers vanaf het begin besloten dat hun nieuwe ontwerp compatibel moest zijn met de bestaande infrastructuur van de industrie, en dat is het geval gebleken. De belangrijkste hindernis om de technologie klaar te maken voor volumeproductie, zegt Hu, was waarschijnlijk de betrouwbaarheid: de afmetingen van het zeer dunne kanaal onder controle krijgen wanneer er miljarden van moeten worden gemaakt op elke afzonderlijke wafer.
Hu zegt dat de Berkeley-groep deze transistoren zo heeft ontworpen dat ze niet van circuitontwerpers zouden hoeven te eisen dat ze de chiparchitecturen volledig opnieuw moesten ontwerpen. Dat is een deel van de reden waarom Intel producten zo snel kan uitbrengen. Hu's groep heeft de afgelopen vijf jaar gewerkt aan circuitsimulatietools voor de tri-gate-transistors.
Toch zien circuitontwerpers nieuwe kansen die zich met deze transistors kunnen voordoen. Ze bieden nieuwe manieren om het gedrag van individuele poorten af te stemmen, waardoor ontwerpers nieuwe knoppen krijgen om mee te spelen om de energie-efficiëntie en betrouwbaarheid verder te verbeteren, zegt Subhasish Mitra , hoogleraar elektrotechniek en computerwetenschappen aan de Stanford University. Het is een bemoedigend teken dat de industrie niet oud is en dat goede technologie-ideeën nog steeds uit academische laboratoria kunnen komen, voegt Mitra eraan toe.