211service.com
Nieuwe chiparchitectuur zou de wet van Moore kunnen uitbreiden
In de chipindustrie was de beste manier om de snelheid van elektronica te verhogen en ze goedkoper te maken altijd geweest om de transistors van een chip te verkleinen om ruimte te creëren voor meer. Maar nu onderzoekers van Hewlett-Packard (HP) Labs hebben een radicaal andere aanpak aangekondigd: een ontwerp dat ruimte creëert voor acht keer meer transistors op een chip, zonder de noodzaak om de transistors kleiner te maken.
Deze crossbars op nanoschaal, ontwikkeld bij HP, zouden kunnen leiden tot een geheel nieuwe chiparchitectuur die de chipprestaties zou verbeteren zonder transistors te verkleinen. De dwarsbalken moeten bovenop de transistors worden geplaatst, ter vervanging van de draadverbindingen die momenteel tussen de transistors worden gevonden en om ruimte vrij te maken voor meer transistors.
Lange tijd zijn wij in de industrie geobsedeerd geweest door het idee dat hogere capaciteit [chips] en lagere kosten gelijk staan aan kleinere transistors, en we hebben het grootste deel van onze inspanningen op dit gebied geïnvesteerd, zegt Stanley Williams , senior fellow en directeur van kwantumwetenschappelijk onderzoek bij HP Labs. Het nieuwe onderzoek, zegt Williams, is het eerste bewijs dat het mogelijk is om geïntegreerde schakelingen drastisch te verbeteren zonder transistors te verkleinen.
Chipcomponenten zijn sinds de jaren zestig gestaag kleiner geworden, volgens de wet van Moore: de voorspelling dat ongeveer elke twee jaar geïntegreerde schakelingen de capaciteit en snelheid van de transistor zullen verdubbelen. Ingenieurs weten echter dat de grootte van de transistor binnen de komende tien jaar zijn fysieke limiet zal bereiken. Het nieuwe ontwerp van HP zou de wet van Moore nog jaren kunnen verlengen, zegt Williams.
Het probleem met de huidige chiparchitectuur is dat een groot percentage silicium niet echt voor transistors wordt gebruikt. In plaats daarvan is een groot deel van het siliciumvastgoed bevolkt met aluminiumdraadverbindingen die stroom en instructies aan het circuit leveren. Dus om plaats te maken voor meer transistors, ontwierpen Williams en HP-onderzoeker Greg Snider een chip met de draden bovenop, in plaats van tussen de transistors. Het onderzoek zal worden gepubliceerd in het 24 januari nummer van: nanotechnologie .
Deze bovenste bedradingslaag is gebaseerd op een dwarsbalkstructuur - een soort draadgaas op nanoschaal - dat onderzoekers van HP Labs sinds de jaren negentig ontwikkelen voor moleculaire geheugenapparaten. Op elk kruispunt in het gaas, zegt Williams, is een schakelaar die de stroom van elektronen van en naar de transistor eronder regelt.
Het werk van HP volgt op onderzoek gedaan door: Konstantin Likharev , hoogleraar natuurkunde aan de Stony Brook University, in New York, die voor het eerst voorstelde om draden bovenop transistors aan te sluiten. Het schema van Likharev vereiste echter atomaire manipulatie van de nanodraden - een productie-onmogelijkheid, zegt Williams. Daarentegen, zegt Williams, heeft het ontwerp van HP het potentieel om gemakkelijk te worden geïntegreerd in een chipfabriek.
Momenteel ontwikkelen HP-onderzoekers een laboratoriumprototype met behulp van het ontwerp en Williams verwacht dat het tegen het einde van het jaar klaar zal zijn. Tegen 2010 moet de technologie klaar zijn voor productie, zegt hij.
De eerste toepassing van de technologie zal hoogstwaarschijnlijk plaatsvinden in een type chip genaamd field-programmable gate arrays (FPGA's), die de flexibiliteit hebben om te worden geprogrammeerd om een verscheidenheid aan taken uit te voeren. FPGA's worden doorgaans gebruikt in de ontwerpfasen van elektronica en communicatiesystemen. Zodra de bugs echter uit het ontwerp zijn uitgewerkt, vervangen fabrikanten FPGA's door snellere, goedkopere chips, toepassingsspecifieke geïntegreerde schakelingen (ASIC's) genaamd. Door de omvang en kosten van FPGA's te verminderen en hun snelheid te verhogen, kan de balans tussen FPGA's en ASIC's worden verlegd, zegt Williams.